A ISA base do RISC-V possui instruções de comprimento fixo de 32 bit que devem naturalmente alinhar em 32 bit. Entretanto, o esquema de encoding padrão do RISC-V é projetada para suportar extensões da ISA com instruções de tamanho variável, onde cada instrução pode qualquer número de instruções múltiplos de 16 bits e alinhar naturalmente em 16 bit.

Ao projetar um conjunto de micro instruções de tamanho fixo, um projetista resolveu criar um conjunto de 4 registradores para carga de valores de 16 bits. Seu conjunto de instruções foi agrupado em 12 instruções, dentre elas ao menos uma para a escrita nos registradores de um valor arbitrário.
Considerando as informações acima:

Escolha uma:
a. O conjunto possui instruções de no mínimo 6 bits.
b. O conjunto possui instruções de no mínimo 22 bits.
c. O conjunto possui instruções de no mínimo 16 bits.
d. O conjunto possui instruções de no mínimo 12 bits.
e. O conjunto possui instruções de no mínimo 32 bits